passfit.나의 학습 공간자격증 기출문제
본문 바로가기
집적회로 설계이론반도체설계산업기사(변경) · 2014년09월20일 · 61/80

61.MOS 구조의 전계효과 중 게이트 전압 VG가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계면에 소수 캐리어인 전자가 모이는 현상은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)

1
반전 모드(Inversion mode)정답
2
공핍 모드(Depletion mode)
3
축적 모드(Accumulation mode)
4
바디 바이어스 효과(Body bias effect)

이 시험을 직접 풀어보세요

실전과 동일한 CBT 환경에서 시간 제한 연습

회원가입 없이 CBT 풀기