집적회로 설계이론반도체설계산업기사(변경) · 2017년05월07일 · 65/80
65.CMOS 제조 과정에서는 nMOS와 pMOS 트랜지스터를 만들 때 생기는 n층과 p층간의 결합(n-p-n-p 또는 p—n-p-n-)에 의해 기생 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 Vdd와 Vss사이에 전류 통로가 형성되는 현상은?
1
단락(Short)
2
래치업(Latch-up)정답
3
상호연결 기생요소
4
ESD(Electrostatic Discharge)