로그인 회원가입

디지털 전자회로방송통신기사(구) · 2010년03월14일 · 16/100

16.JK-FlipFlop에서 J=0, K=1일 때 클럭 펄스가 인가될 때 Qn+1의 출력 상태는? (단, 플립플롭의 setup time과 holding time은 만족한다고 가정함)

1

반전

2

0정답

3

1

4

부정

이전 문제 목록 다음 문제

이 시험을 직접 풀어보세요

실전과 동일한 CBT 환경에서 시간 제한 연습

회원가입 없이 CBT 풀기