전기전자공학(대략구분)전자캐드기능사 · 2012년07월22일 · 7/60
7.이상적인 연산증폭기에 대한 설명으로 옳지 않은 것은?
1
입력 임피던스가 무한대이다.
2
동상신호제거비가 0이다.정답
3
입력 오프셋 전류가 0이다.
4
출력 임피던스가 0이다.
해설
동상신호제거비를 중복신호제거비로 생각하면 좀 더 이해가 쉽습니다. 중복신호를 최대한 많이 제거해야 증폭을 했을 때 더욱 이득이 많아지지 않을까요?
동상신호제거비를 중복신호제거비로 생각하면 좀 더 이해가 쉽습니다. 중복신호를 최대한 많이 제거해야 증폭을 했을 때 더욱 이득이 많아지지 않을까요?