전기전자공학(대략구분)전자캐드기능사 · 2016년01월24일 · 15/60
15.J-K 플립플롭을 이용하여 D 플립플롭을 만들 때 필요한 논리 게이트(gate)는?
1
AND
2
NOT정답
3
NAND
4
NOR
해설
D 래치는 SR의 상태천이를 유도하는 SR 입력이 01 또는 10 만이 존재한다. SR 래치의 입력 SR=11과 SR 래치의 입력 SR=00은 Q와 Q 출력이 같은 상태가 된다. 기본적으로 플립플럽에서 Q와 Q 출력이 상반된 상태가 나와야 한다. 따라서 Q와 Q 출력이 같은 논리는 피해야 한다. D 래치는 입력이 하나이므로 SR 래치의 금지된 상태가 되지 않도록 S와 R이 항상 반대의 로직이 되도록 D 입력의 NOT 게이트를 사용 하면된다.