로그인 회원가입

의용전자공학의공기사 · 2017년09월23일 · 21/100

21.디지털 회로에서 전가산기(full adder)의 구조는?

1

입력 3개, 출력 2개로 구성정답

2

입력 3개, 출력 4개로 구성

3

입력 2개, 출력 3개로 구성

4

입력 2개, 출력 4개로 구성

해설

3개의 입력과, 합(S)과 올림수(C)로 이루어진 2개의 출력으로 구성된다.

이전 문제 목록 다음 문제

이 시험을 직접 풀어보세요

실전과 동일한 CBT 환경에서 시간 제한 연습

회원가입 없이 CBT 풀기