디지털 전자회로정보통신기사(구) · 2013년10월12일 · 7/100
7.다음과 같은 연산증폭기 회로의 출력 전압은?
1
-64[V]
2
-4.6[V]정답
3
+64[V]
4
+4.6[V]
해설
먼저, 역상 연산증폭기의 전압이득은 Av = - (R2 / R1) 입니다. 각각을 AV1과 AV2로 가정하고 구하면 AV1 = - 10 / 10 = -1 AV2 = - 10 / 100 = -0.1 이므로 출력전압 = 이득 * 입력전압에 따라서 입력 4V 전압은 출력단에서 -4V를, 입력 6V 전압은 -0.6V이고 이 두 전압을 합하면 -4.6V입니다.