로그인 회원가입

디지털 전자회로정보통신기사(구) · 2014년10월04일 · 14/100

14.JK Flip Flop을 그림과 같이 결선하였을 경우 클럭 펄스가 인가될 때마다 Q의 출력상태는 어떻게 동작하는가?

정보통신기사(구) 14번 문제 이미지

1

Toggle정답

2

Reset

3

Set

4

Race 현상

이전 문제 목록 다음 문제

이 시험을 직접 풀어보세요

실전과 동일한 CBT 환경에서 시간 제한 연습

회원가입 없이 CBT 풀기