회로이론 및 제어공학철도신호기사 · 2013년03월10일 · 23/80
23.회로망 출력단자 a-b에서 바라본 등가 임피던스는? (단, V1=6[V], V2=3[V], I1=10[A], R1=15[Ω], R2=10[Ω], L=2[H], jw=s 이다.)

1

2
s+15
3

4
2s+6정답
해설
1. current source는 open, voltage source는 close 2. a 단자로부터 b 단자까지 미소전류를 흘린다고 가정하여 회로의 등가저항 산출 3. 본 문제에서는 sL+(R2||R1)