반도체설계산업기사(변경) · 과목별 복습
반도체설계산업기사(변경) 집적회로 설계이론 기출문제 · 3페이지
집적회로 설계이론에 분류된 여러 회차의 기출문제를 모았습니다. 먼저 답을 생각해 본 뒤 문제를 열어 정답과 제공되는 해설을 확인해 보세요.
보유 기출문제의 과목 분류를 기준으로 묶었습니다. 회차마다 출제 범위와 기준이 다를 수 있으니 각 문항의 회차를 함께 확인해 주세요.
전체 140문제
81–120번째 · 3/4페이지
- 2014년09월20일61번
MOS 구조의 전계효과 중 게이트 전압 VG가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계면에 소수 캐리어인 전자가 모이는 현상은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)
문제·정답 확인 → - 2014년09월20일62번
실제로 클럭 신호는 MOS의 저항 및 용량 특성에 따라서 전달 과정에서 지연 효과를 갖게 되어 클럭의 시간차가 생긴다. 이와 같은 현상을 무엇이라고 하는가?
문제·정답 확인 → - 2014년09월20일63번
게이트 수준에서 검증된 설계 데이터인 네트리스트(netlist)를 집적회로로 구현하기 위해 필요한 마스크의 제작 데이터로 변환시키는 과정은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분께서는 오류 신고를 통하여 정답 입력 부탁 드립니다.)
문제·정답 확인 → - 2014년09월20일64번
CMOS 인버터(Inverter) DC 특성 곡선에서 최대 전류가 흐르는 NMOS와 PMOS의 동작 영역은?
문제·정답 확인 → - 2014년09월20일65번
인버터(Inverter)의 동작점이 아닌 것은?
문제·정답 확인 → - 2014년09월20일66번
실제의 IC 소자들이 가지고 있는 지연 시간을 고려한 시뮬레이션 방법으로 특히, 여러 단이 종속적(cascade)으로 연결되었을 경우 최종 출력에서 발생하는 spike나 glitch등을 방지하기 위한 방법은? (문제 오류로 정답이 정확하지 않습니다. 정답지를 찾지못하여 임의 정답 1번으로 설정하였습니다. 정답을 아시는 분
문제·정답 확인 → - 2014년09월20일67번
게이트 전압(VG)이 기판 전압(VB)보다 낮은 전위를 갖는 경우, MOS 구조의 동작 모드는?
문제·정답 확인 → - 2014년09월20일68번
VLSI 설계에서 강조되는 구조적 설계의 원칙으로 거리가 먼 것은?
문제·정답 확인 → - 2014년09월20일69번
사진 식각 공정을 이용한 산화막 식각 공정을 올바른 순서로 나열한 것은?
문제·정답 확인 → - 2014년09월20일70번
게이트 어레이 방식 설계에 대한 설명으로 옳지 않은 것은?
문제·정답 확인 → - 2014년09월20일71번
MOS 트랜지스터 게이트 출력이 “1” 또는 “0” 레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?
문제·정답 확인 → - 2014년09월20일72번
CMOS 집적회로에 대한 설명 중 옳지 않은 것은?
문제·정답 확인 → - 2014년09월20일73번
동적 CMOS 로직과 거의 같으나, 출력단에 인버팅 래치가 달려있는 점이 다른 로직은?
문제·정답 확인 → - 2014년09월20일74번
완전주문형 집적회로(Full-castom IC)에 대한 설명으로 옳지 않은 것은?
문제·정답 확인 → - 2014년09월20일75번
VLSI 레이아웃 설계 후 레이아웃 도면으로부터 추출한 저항 및 커패시턴스 값을 반영하여 논리 시뮬레이션을 다시 실시하는 과정을 일컫는 것은?
문제·정답 확인 → - 2014년09월20일76번
CMOS 공정에서 p-well보다 n-well 공정을 이용하는 이유로 가장 타당한 것은?
문제·정답 확인 → - 2014년09월20일77번
반도체 공정에서 기체 상태의 화합물을 분해할 후 화학적 반응에 의해 반도체 기판 위에 박막이나 에피층을 형성하는 공정은?
문제·정답 확인 → - 2014년09월20일78번
MOS 트랜지스터가 갖는 3가지 작동 영역이 아닌 것은?
문제·정답 확인 → - 2014년09월20일79번
전달게이트(transmission gate)에 대한 설명으로 옳지 않은 것은?
문제·정답 확인 → - 2014년09월20일80번
베이스 폭이 3×10-3[cm]일 때 펀치-슬로 전압 Vpt가 [V]인 PNP 트랜지스터에서 베이스 폭이 6×10-3[cm]으로 증가하면 Vpt는 얼마인가?
문제·정답 확인 → - 2011년10월02일61번
미리 설계해 놓은 여러 소재들의 데이터(레이아웃데이터)를 모아 놓은 일종의 데이터베이스를 무엇이라고 하는가?
문제·정답 확인 → - 2011년10월02일62번
MOS 구조의 전계효과 중 게이트 전압 Vs가 크게 증가하면 전계의 증가에 의해 산화층과 실리콘의 경계면에 소수 캐리어인 전자가 모이는 현상은?
문제·정답 확인 → - 2011년10월02일63번
CMOS 제조 과정에서는 nMOS와 pMDS 트랜지스터를 만들 때 생기는 n 층과 p 층간의 결함(n-p-n-p 또는 p-n-p-n)에 의해 기성 트랜지스터가 구성되는데, 이 기생 트랜지스터가 결합되어 Vds와 Vss사이에 전류 통로가 형성되는 현상을 무엇이라고 하는가?
문제·정답 확인 → - 2011년10월02일64번
다음 중 Integrated Cirouit(IC)에 포함시키기가 어려운 소자는?
문제·정답 확인 → - 2011년10월02일65번
CMOS 인버터(Inverter) DC 특성 곡선에서 최대 전류가 흐르는 NMOS와 PMOS의 동작 영역은?
문제·정답 확인 → - 2011년10월02일66번
집적회로 구현을 위한 웨이퍼 제조 공정에 해당하지 않는 것은?
문제·정답 확인 → - 2011년10월02일67번
다음 모노리틱(Monolithic) IC의 제조과정 중 제일 마지막에 수행하는 공정은?
문제·정답 확인 → - 2011년10월02일68번
전달게이트(transmission gate)에 대한 설명으로 틀린 것은?
문제·정답 확인 → - 2011년10월02일69번
다음 중 직접회로설계의 전반부(front-end) 설계에 해당하지 않는 것은?
문제·정답 확인 → - 2011년10월02일70번
시스템의 행동을 기술하기 위한 하드웨어 기술 언어에 속하는 것은?
문제·정답 확인 → - 2011년10월02일71번
VLSI 레이아웃 설계 후 레이아웃 도면으로부터 추출한 저항 및 커패시턴스 값을 반영하여 논리 시뮬레이션을 다시 실시하는 과정을 일컫는 것은?
문제·정답 확인 → - 2011년10월02일72번
동적 CMOS 로직과 거의 같으나, 출력단에 인버팅래치가 달려있는 점이 다른 로직은?
문제·정답 확인 → - 2011년10월02일73번
다음 중 문턱전압(threshold voltage)에 대한 설명으로 옳은 것은?
문제·정답 확인 → - 2011년10월02일74번
MOSFET에서 K×M/L는 무엇을 정의하는 식인가? (단, K:공정 전달 전도도, W:트랜지스터 채널폭, L:트랜지스터 길이)
문제·정답 확인 → - 2011년10월02일75번
게이트 전압(V)이 기관 전압(V )보다 낮은 전위를 갖는 경우, MOS 구조의 동작 모드는?
문제·정답 확인 → - 2011년10월02일76번
다음 중 직접회로 공정에서 불순물을 첨가하는 방법이 아닌 것은?
문제·정답 확인 → - 2011년10월02일77번
두 pMOS를 병렬 연결하여 반드시 한 게이트 입력에 “0”을 일력할 경우 형성되는 전도 패스의 기능을 볼 함수로 옳게 표현한 것은?
문제·정답 확인 → - 2011년10월02일78번
게이트 어레이 방식 설계에 대한 설명으로 옳지 않은 것은?
문제·정답 확인 → - 2011년10월02일79번
실제로 클럭 신호는 MOS의 저항 및 용량 특성에 따라서 전달 과정에서 지연 효과를 갖게 되어 클럭의 시간차가 생긴다. 이와 같은 현상을 무엇이라고 하는가?
문제·정답 확인 → - 2011년10월02일80번
MOS 트랜지스터에서 게이트 출력이 ‘1“ 또는 ”0“레벨에 있을 경우 DC 전력을 거의 소모하지 않는 디바이스는?
문제·정답 확인 →